

SZY26B 系列

16 通道 32 位语音芯片

外挂 FLASH | 16 位通道 | SSOP24

版本: V3.0

日期: 2021.11.08

声明: 深圳市思泽远科技有限公司保留更改本文件的权利, 恕不另行通知。思泽远科技提供的信息被认为是准确可靠的, 但是, 思泽远科技不对本文档中可能出现的任何错误提供担保。请联系思泽远科技以获取规格书最新版本下订单。思泽远科技不承担因其使用而侵犯第三方专利或其他权利的任何责任, 此外思泽远科技产品未被授权用于重要医疗设备/系统或航空设备/系统等关键部件, 其中未经思泽远科技明确书面批准, 产品可能会对用户造成重大影响, 我司不承担任何责任。

联系地址: 深圳市宝安区西乡镇宝民二路好运来商务大厦 A 栋 7 楼 7001-7007 室

联系电话: 0755-29112251/29556853 网址: www.szy0755.cn

目 录

一、芯片概述	1
二、芯片功能.....	2
三、芯片参数.....	4
四、Voltage vs. Frequency.....	6
4.1 I_HRC @ 32 MHz.....	6
4.2 I_HRC @ 24 MHz.....	7
4.3 I_HRC @ 16 MHz.....	7
4.4 I_HRC @ 12 MHz.....	7
4.5 I_LRC @ 32 KHz.....	8
五、串口协议说明.....	8
六、串口参考电路.....	10
七、SOP8 和 SSOP24 封装尺寸图.....	11

一、芯片概述

SZY26 系列是基于 32 位元 CPU 的高品质 Speech/MIDI 处理器,特别设计用来发挥数位处理的能力。内嵌 OTP 作为量产芯片,完全不需要掩膜费用,并且拥有 OTP 产品在 MOQ 和交期的优势。

CPU 内建 ILM/DLM 本地区流排,提供每兆赫高达 1.57 DMIPS 的优质表现,当在 32MHz 最高系统频率时,更可达到 50+ DMIPS。双频率设计则可以让使用者在高速与低速频率之前切换以求取最佳的功耗/效能比、抑或搭配 32.768KHz 石英震荡器在低耗能情况下,作为精准计时用途。

SZY26 系列包含数个产品,由 OTP/RAM 记忆体大小、I/O 数目、以及功能多寡来区分。SZY26 采用记忆体映射架构,可以定址到 16MB,包含记忆体(OTP/RAM)、周边、以及 SPI flash 的储存空间(支援指令/资料模式)。由于 DSP 算法以及硬体规格的提升,SZY26 支援 SBC (Sub-Band Coding, 子带编码),相较于传统式的 ADPCM 算法,除了更高的压缩率之外,在音质上也大幅超越传统的语音水准!藉由 32 位元 MCU 软体的高性能运算,可用来实现 16 和弦 MIDI。所有的资料,包括 SBC / MIDI 档案、音色波表(Wavetable)、XIP 程序、一般使用者资料,都可以从 SPI flash 取得。

SZY26 涵盖了大量实用的功能:3 组 16 位元的计时器(Timer);8 通道硬体 PWM-I/O 输出,提供互补式输出兼 Dead Zone 产生器,并具备外部讯号捕捉(Capture)功能;8 通道、12 位元的 SAR 类比数位转换器(ADC),具备 MIC 前置放大器、AGC/PGA,支援差动式 MIC 输入,以及各式类比感测元件输入;14 位元的数位类比转换器(DAC)加上 1.5 瓦的推挽式功放可直接驱动喇叭;每根 I/O 管脚独立控制、可作为多功能用途的 GPIO;支援 38KHz/57KHz/125KHz/500KHz 载波传输的红外发射(IR TX)或 QFID 应用;SPI0 用来控制外部的 SPI flash,可选择内建的 3.3V 或 1.8V LDO 来供电,并支援 Single/Dual/Quad I/O 模式以及 XIP (eXecute In Place, 在地执行程序)功能;SPI1 则可外接 2.4GHz RF 或其他 SPI 零件;符合 SDHC 2.0 的记忆卡界面;I2C 硬体界面和 UART TX/RX 可作为串列通讯界面。

SZY26 系列除了可用 C 语言在 SZY 环境下开发,提供客户更多的控制度来满足较高复杂度的产品开发。更将高阶的 *Q-Code* 语言移植到 32 位元 MCU,不仅提供简单易用和高生产力的开发环境,更把握了产品构想及时实现的重要性。藉由 SZY26_Programmer 硬体多功能 USB 转串列适配器,使用者可以方便地完成以下诸多事项:当做 SZY26_ICE 进行程序除错;以 SZY26_FDB (Flash Demo Board) 完成原型的演示;以及用 OTP (One Time PROM) 来量产。SZY26_Programmer 还提供 ICP (In-Circuit Programming) 烧录量产板上 SPI flash 的功能,方便客户先组装 PCBA 模块再进行烧录。

SZY26 系列提供多种封装型式来满足各式多样化的应用:Dice、SSOP-24、LQFP-32、LQFP-48、LQFP-64 以及堆叠 SPI flash 的小型 SOP-8 / SSOP-24 多芯片封装(MCP, Multi-Chip Package)。

二、芯片功能

- 宽广的工作电压：2.4V ~ 5.5V
 SPI0 上的 SPI flash 由内建 LDO 供电，可选 3.3V（预设值）或 1.8V（SZY26P21A / SZY26M 不支援）。
 CPU 最高速度 32MHz 进行时，最低工作电压为 3.0V；最低速度 12MHz 进行时，最低工作电压为 2.2V。
- 32 位元 CPU 内核
 Andes N705-S，性能相当于 ARM Cortex-M0+。
 最高 CPU 频率：32MHz，搭配零等待状态(wait-state) 的高速 OTP，可达 50+ DMIPS。
 单一指令周期快速乘法器。
- 共有 13 个母体，RAM 最大 16KB，OTP 最大 128KB。

P/N	RAM	OTP	I/O	Flash (Mb)	SPI0/1	16-bit Timer	PWM-I/O	12-bit ADC	MIC	I2C	UART	Push-Pull	Stereo DAC	SDHC
SZY26M22A	4KB	32KB	12	4	v / -	2	—	—	—	—	—	V	—	—
SZY26M23A	4KB	32KB	12	8	v / -	2	—	—	—	—	—	V	—	—
SZY26M24A	4KB	32KB	12	16	v / -	2	—	—	—	—	—	V	—	—
SZY26M25A	4KB	32KB	12	32	v / -	2	—	—	—	—	—	V	—	—
SZY26P21A	4KB	32KB	18	—	v / -	2	—	—	—	—	—	V	—	—
SZY26P22A	4KB	32KB	24	—	v / -	2	4	—	—	—	—	V	—	—
SZY26P34A	6KB	64KB	32	—	v / v	3	4	8-ch	V	V	V	V	—	—
SZY26P44A	8KB	64KB	32	—	v / v	3	4	8-ch	V	V	V	V	—	—
SZY26P46A	8KB	96KB	40	—	v / v	3	8	8-ch	V	V	V	V	V	V
SZY26P54A	10KB	64KB	32	—	v / v	3	8	8-ch	V	V	V	V	—	—
SZY26P64A	12KB	64KB	32	—	v / v	3	8	8-ch	V	V	V	V	—	—
SZY26P88A	16KB	128KB	40	—	v / v	3	8	8-ch	V	V	V	V	V	V

- 双时脉操作，内建 HI_CLK (32MHz) 和 LO_CLK (32.768KHz) 震荡器。（精准度：HI_CLK @ +/-0.5%，LO_CLK @ +/-1.5%）
- 四种工作模式可随系统需求调整电流消耗：正常(Normal) / 慢速(Slow) / 待机(Standby) / 睡眠(Halt)，在睡眠模式下，耗电流< 1uA。
- 内建 6 阶低电压检测器(LVD)：3.6V，3.4V，3.2V，2.6V，2.4V，2.2V。
- 内建低压复位功能(LVR)：使用者可以自行设定，预设值为 2.8V @ 32MHz，2.4V @ 24MHz，2.0V @ 16MHz，1.8V @ 12MHz。
- 三组 16 位下数计时器(Timer0 / Timer1 / Timer2)。

- 两组 PWM 产生器(PWMA / PWMB)
每组 PWM 产生器具有除频器、16 位元计时器(可独立当作一般计时器使用)4 个 16 位元脉宽暂存器。
每组最多 4 个独立的 PWM 通道(PWMA0 ~ PWMA3 / PWMB0 ~ PWMB3)。
提供具有 Dead-Zone 产生器的互补式输出(PWMA0 / PWMA1 & PWMB0 / PWMB1)。
支援外部信号捕捉功能(仅 PWMA)。
- ADC (类比数位转换器)
八通道 (具自动切换通道功能), 12 位元 SAR ADC。
可由计时器下溢(Timer0 / 1 / 2) 或软件触发。
- 内建 MIC 偏压, 2 级前置放大器, 以及自动/程序增益控制(AGC / PGA)。
- 内建 14 位元 DAC(数位类比转换器) 以及 1.3 瓦/1.5 瓦(仅 SZY26P22A/SZY26P44A) 推挽式功放
立体声 DAC 输出(仅 SZY26P46 / SZY26P88)。
外部 ACIN 类比信号可与内部信号混音输出至功放以推动喇叭。
- 最多 40 根 I/O 管脚, 除了上拉电阻(以 byte 为单位)以外, 每根管脚可由暂存器个别位元控制。其中有 8 根 I/O 管脚(PA8 ~ PA15) 可提供定电流(CSC) 输出功能(SZY26P21A / SZY26M 不支援)。
- 支援两组主模式 SPI(Master)
高达 32MHz 时脉。
支援 32 位元模式, 可定址超过 128Mb SPI flash。
支援数据模式以及 XIP 模式(在地执行程序, 仅限 SPI0)。
支援 x1 / x2 / x4 I/O 数据模式(Single / Dual / Quad, 仅限 SPI0)。
- 内建各式界面: IR 传输, UART, I2C, SDHC 2.0 卡。
- 支援实时时钟(RTC): 16KHz (或 4KHz) / 1KHz / 64Hz / 2Hz 中断。
- 支援看门狗(WDT)计时: 可选 188ms / 750ms 重置。
- 多芯片封装(MCP, Multi-Chip Package, SZY26M2xA)
SPI Flash 堆叠在 SOP-8 封装内部
支持 4Mb / 8Mb / 16Mb / 32Mb SPI Flash
SPI0 界面在封装内部绑定, 使小型封装具备更多的 GPIO 管脚
内置推挽式功放、直推喇叭
最大 GPIO 管角数: 4 @ SOP-8, 12 @ SSOP-24
可作 Master 或 Slave 操作
- 支援 OTP 安全锁防读写。

- 简易开发环境
 - 高阶易用的 *Q-Code* 程序。
 - 进阶的 *SZY26* C 语言程序。
 - 多用途 *SZY26_ProgrammerTM* 搭配 *FDB*, *OTP* 以及 *ICE*。
 - Q-FDB_Writer* 以及 *OTP_Writer* 都可以支援 *SZY26* 系列。
- 基于软件的语音/MIDI 编解码器以及各式算法
 - ADPCM* 编解码：每采样点 4 位元/ 5 位元。
 - SBC* 编解码：7.2K ~ 32K 比特率，最高频宽 16KHz。
 - CELP* 解码：4.8K 比特率 (8KHz 采样率)，仅限人声。
 - MIDI* 解码：最多 16 通道 (32KHz 输出采样率)。
 - 语音识别、变声、超声波传输等等。
- 支援 4 倍频超采样滤波器。
- 出货形态
 - 裸片 (Dice)。
 - 封装片：SOP8 / SSOP-24 / LQFP-32 / LQFP-48 / LQFP-64

三、芯片参数

3.1 Absolute Maximum Rating

Symbol	Parameter	Rated Value	Unit
Vdd-Vss	Supply voltage	-0.5 ~ +7.5	V
Vin	Input voltage	Vss-0.3 ~ Vdd+0.3	V
Top	Operating Temperature	0 ~ + 70	°C
Tst	Storage Temperature	-25 ~ + 85	°C

3.2 DC Characteristics (TA=25°C, unless otherwise specified)

Symbol	Parameter	VDD	Min.	TyP.	Max.	Unit	Condition
VDD	Operating voltage	-	3.0	4.5	5.5	V	CPU_CLK=32MHz
			2.7	4.5	5.5		CPU_CLK=24MHz
			2.2	3.0	5.5		CPU_CLK=16MHz
			2.2	3.0	5.5		CPU_CLK=12MHz
			2.2	3.0	5.5		CPU_CLK=32.768KHz
I _{HALT}	Halt Current	3		0.1		uA	CPU stop, all functions off, Disabil SP10 VDD*1
		4.5		0.1			
		3		1.1		uA	CPU stop, all functions off, Enable SP10 VDD*1
		4.5		1.3			
I _{SB}	Standby Current	3		3		uA	CPU stop, all functions off, RTC On, Enable SP10 VDD*1
		4.5		4.5			

I _{op}	Operating Current	SIow M0de	3		58.3		uA	CPU_CLK=32.768KHz, Enable SP10_VDD*1
			4.5		75			
		Normal Mode	3		6.1		mA	CPU_CLK=12MHz, Core_LD0=2.3V Enable SP10-VDD*2
			3		7.5			CPU_CLK=16MHz, Core_LD0=2.3V Enable SP10_VDD*2
			4.5		12.0			CPU_CLK=24MHz, Core_LD0=2.7V Enable SP10_VDD*2
			4.5		19.1			CPU_CLK=32MHz, Core_LD0=3.3V Enable SP10_VDD*2
I _{IL}	Input current Internal pull-high	Weak (1MΩ)	3		-2.7		uA	V _{IL} =0V
			4.5		-7.2			
		Strong (100KΩ)	3		-30			
			4.5		-78			
		SDC pad (20KΩ)	3		-144			
			4.5		-215			
I _{oh}	Normal drive current (PA.PB[7:6][15:12])	3		-8.7		mA	V _{OH} =2.0V	
		4.5		-13.7			V _{OH} =3.5V	
	Normal drive current (SP10, SP11, SDC)	3		-12.9			V _{OH} =2.0V	
		4.5		-20.2			V _{OH} =3.5V	
	Normal drive current (SP10, SP11, SDC)	3		-24.8		V _{OH} =2.0V		
		4.5		-38.0		V _{OH} =3.5V		
I _{oL}	Normal sink current	3		12.4		mA	V _{OL} =1.0V (CSC, constant sink current, not for SZY26P21A and SZY26P11M)	
		4.5		19.2				
	Large sink current	3		24.3				
		4.5		37.1				
	Normal constant sink current (PA[15:8])	3		13				
		4.5		13				
	Large constant sink current (PA[15:8])	3		20				
		4.5		20				
I _{pp}	Push-Pull Output Current	3		180 ^{*3} 200 ^{*4}			Load=8Ω	
		4.5		280 ^{*3} 300 ^{*4}				
ΔF/F	Frequency deviation by voltage drop (1_HRC=32MHz/24MHz)	4.5		-0.5	%		$\frac{F_{osc}(4.5v)-F_{osc}(3.3v)}{F_{osc}(4.5v)}$	
	Frequency deviation by voltage drop (1_HRC=16MHz/12MHz)	3		-0.5			$\frac{F_{osc}(3.0v)-F_{osc}(2.4v)}{F_{osc}(3.0v)}$	
		4.5		-0.5			$\frac{F_{osc}(4.5v)-F_{osc}(3.0v)}{F_{osc}(4.5v)}$	

		4.5		$280^{\circ 3}$ $300^{\circ 4}$			
$\Delta F/F$	Frequency deviation by lot	3	-0.5		0.5	%	$\frac{F_{osc}(3.0v) - F_{osc}(3.0v)}{F_{typ}(3.0v)}$

*1 Light_Load LDO@SP1 0_VDD is rated 5mA for lowering power consumption@Halt, standby, and slow modes.

*2 Heavy_Load LDO@SP1 0_VDD is rated 40MA for read/erase/write operation to the SPI FIash@Normal mode.


备注:

1. 电源两端务必加 104P 电容，距离 VDD 保持在 10MM 以内为佳。
2. 通信 MCU 电压务必保持和语音 IC 电压保持一致，防止漏码和丢码。


本 IC 的 IO 为 CMOS 特性，输入 IO 检查为高电平必须保证电压大于 0.7VDD Input High Voltage (VIH) CMOS (0.7VDD)，输入 IO 检查为低电平必须保证电压小于 0.3VDD Input Low Voltage (VIL) CMOS (0.3VDD) 建议不要在临界值附近，IC 制程上会有一些偏差。关于 IC 之间通信的问题必须注意此问题，否则会导致通信失败，丢码，异常。

四、Voltage vs. Frequency


4.1 I_HRC @ 32 MHz




4.2 I_HRC @ 24 MHz




4.3 I_HRC @ 16 MHz



4.4 I_HRC @ 12 MHz




4.5 I_LRC @ 32 KHz



五、串口协议说明

DATA:

1. 平时 DATA 脚为低电平
2. 每发一个信号前必须要有一个同步头。
3. 同步头为 8MS 高和 1MS 低组成。
4. 数据 “0” : 0.5MS 高电平和 1.5MS 低电平组成。
5. 数据 “1” : 1.5MS 高电平和 0.5MS 低电平组成。
6. 先接收数据的最高位 BIT7, 在接收 N-1 位, 最后接收数据的最低位 BIT0。




协议码参考（附表格时序表）：

10 进制	16 进制	内容	10 进制	16 进制	内容
0	0X00	音乐 1	21	0XF0	停止码
1	0X01	音乐 2	22	0XF1	音量 1(最小音量)
2	0X02	音乐 3	23	0XF2	音量 2
3	0X03	音乐 4	24	0XF3	音量 3
4	0X04	音乐 5	25	0XF4	音量 4
5	0X05	音乐 6	26	0XF5	音量 5
6	0X06	音乐 7	27	0XF6	音量 6
7	0X07	音乐 8	28	0XF7	音量 7
8	0X08	音乐 9	29	0XF8	音量 8
9	0X09	音乐 10	30	0XF9	音量 9
10	0X0A	音乐 11	31	0XFA	音量 10
11	0X0B	音乐 12	32	0XFB	音量 11
12	0X0C	音乐 13	33	0XFC	音量 12
13	0X0D	音乐 14	34	0XFD	音量 13
14	0X0E	音乐 15	35	0XFE	音量 14
15	0X0F	音乐 16	36	0XFF	音量 15(最大音量)
16	0X10	音乐 17	37	0XE9	音量加
17	0X11	音乐 18	38	0XEA	音量减
18	0X12	音乐 19	39	0XEB	静音
19	0X13	音乐 20	40	0XEC	重播
20	0X14	音乐 21	41	0XED	上一曲
	N~~	N~~	42	0XEE	下一曲
43	0XEF	循环指令：必须先发音乐协议后隔 10MS 再发循环指令			

六、串口参考电路

SSOP24 和 SOP8 FLASH 串口协议参考电路




备注:

1. 电源两端务必加 104P 电容，距离 VDD 保持在 10MM 以内为佳。
2. 通信 MCU 电压务必保持和语音 IC 电压保持一致，防止漏码和丢码。

七、SOP8 和 SSOP24 封装尺寸图

8-Pin Plastic SOP (150 mil)



SSOP-24(150mil,0.635mm pin pitch)

